VeriSilicon/tflite-vx-delegate

使用 acuitylite工具转lenet caffe到 tflite模型,自己写代码解析并构造模型跟 tflite-vx-delegate的网络结构有差异

Closed this issue · 2 comments

初衷,因为使用tflite-vx-delegate的话,依赖较多,想着自己从量化后的tflite构造timvx执行引擎,并推理执行,适用于嵌入式平台
转出来的tflite模型结构
企业微信截图_16740982263011

第一张图是tflite-vx-delegate的构造网络的局部图
企业微信截图_16740980979364

第二张图是我的代码构造的网络局部图
企业微信截图_16740980305328

问题:
1,从netron查看,只有一个transpose 算子,为什么tflite-vx-delegate会出现两个permute算子?

单步调试了下,发现c++代码在构造完graph后调用的是tim::transform::LayoutInference 得到了一个新的graph,我是直接调用的compile,是因为tflite和tim layout差异导致的吗?

目前问题解决了,是conv2d算子构造时有些问题,目前能正常编译graph