vhdl-verilog

There are 1 repositories under vhdl-verilog topic.

  • Multimedia-Processing/Digital-Logic-Design

    透過數位邏輯結合VHDL與Verilog的過程，作為從基礎數位邏輯到計算機系統結構，並實作出一顆CPU的教學書籍，希望未來可以成為教學範例檔案。目前將開發轉移到GitLab，因為可以呈現數學與MUL圖。

    Language:Verilog181215