Trabalho final da disciplina de Sistemas Eletrônicos Digitais Reconfiguráveis (SEDR), realizado com lucamoura.
O trabalho aqui desenvolvido se trata de um Algoritmo Genético que será desenvolvido utilizando-se tanto de códigos em Vivado HLS como em Verilog.
Um Algoritmo Genético é um algoritmo que se baseia na teoria evolutiva de Darwin para resolver problemas de otimização. Assim como outros problemas de otimização, este é um algoritmo que possui um custo computacional considerável e, portanto, convém a utilização de um hardware dedicado para solução do problema.
O fato de haver um hardware dedicado (ao invés de uma CPU de propósito geral), para solução de um problema de Algoritmo Genético, já representa por si só um ganho na performance. Entretanto, neste trabalho também temos a proposta de utilizar paralelização na função de custo do AG para que o ganho seja ainda mais significativo.
- HLS: esta pasta contém o arquivo .cpp que representa o código fonte do core do Algoritmo Genético, além das funções que são necessárias para sua execução;
- RTL: esta pasta contém os códigos fontes em SystemVerilog/Verilog. Dentro desta pasta, temos a pasta 'imports_hls' que contém os arquivos RTL que foram obtidos através da síntese pelo HLS.