This repo stores codes and reports from UCAS Computer Architecture Lab 2021 Autumn, built by @Gerald-Gui and @GaoSion
- Lab02: 数字逻辑电路设计基础
- Lab03 ~ Lab05：流水线 CPU 设计专题
- Lab03：简单流水线 CPU 设计（debug 实验）
- Lab04：阻塞技术解决 RAW
- Lab05：前递技术解决 RAW
- Lab06 ~ Lab07：CPU 指令添加专题
- Lab06：算术逻辑运算与乘除法运算指令
- Lab07：转移与访存指令
- Lab08 ~ Lab09：异常与中断设计专题
- Lab08：添加系统调用异常支持
- Lab09：添加其他异常支持
- Lab10 ~ Lab12：AXI 总线接口设计专题
- Lab10：添加类 SRAM 总线支持
- Lab11：添加 AXI 总线支持
- Lab12：完成 AXI 随机延迟验证
- Lab13 ~ Lab15：TLB MMU 设计专题
- Lab13：TLB 模块设计
- Lab14：添加 TLB 相关指令与 CSR 寄存器
- Lab15：添加 TLB 相关例外支持
- Lab16：高速缓存设计专题
- Lab16：Cache 模块设计
Gerald：今年第一次做 LoongArch，但实验难度上也不算太高，讲义能看出来在以前 MIPS 的经验上很照顾学生的水平（笑），跟着讲义走完成实验要求的功能应该不成问题，性能优化就是另一件事了。本仓库做了一部分优化如乘除法器等，但流水线结构仍来自教学团队，未自行修改流水线结构进行优化。