/DClabs

Primary LanguageVHDL

西电数电实验(电子线路实验I)

lab1

lab1是测试箱子里的几个逻辑门,对照着ppt用即可。

lab2 ~ 4

这三个就是用quartus II搭几个能实现老师task的要求的电路即可,主要熟悉软件使用以及波形仿真。

ps 本学期版本为 Quartus II 13.1(32-bit)

lab5 ~ 7

这三个就是要把电路下载到FPGA芯片上,并给各IO分配引脚,新的箱子质量不错而且外设资源丰富,可以自己DIY一些额外的功能。

lab6是lab7的基础,分频实现一个IO表达多个数据。

其中lab7主要由swl同学完成(我自己做的仿真波形一直ok但是下载进去就出好多问题。。。唉唉肯定是硬件的问题QAQ

something else

各实验的目录下均有README。