Processador RISC-V de ciclo único com implementação RV32I construído em alguns dias de folga.
Primary LanguageVerilogMIT LicenseMIT