Nxiso

Pinned Repositories

ComputerDesignExperiment
计算机组成原理的实验，包括单周期CPU和五级流水线CPU的verilog实现
Language:Verilog0 0 00
PipelineCPU
数字逻辑与处理器实验大作业——流水线 CPU
Language:Verilog0 0 00
riscv-cpu-verilog-code
大二上学期 MS108大作业，verilog实现五级流水cpu
Language:Verilog0 0 00
USTB-miniPaper
北京科技大学计算机与通信工程学院大学相关课程报告汇总[Summary of University-related Course Report of Beijing University of Science and Technology]
1 0 00
USTB-web-practice-2020
为北京科技大学计算机科学与技术专业的大二夏季学期认识实习所创建
Language:Vue0 0 00
USTB_digital_logic_homework
北京科技大学，数字逻辑作业，计通学院/自动化学院可用
Language:Verilog1 0 00
USTB_verilog_elevator
北京科技大学数字逻辑电梯
Language:Verilog10

Nxiso's Repositories

Nxiso/USTB-miniPaper
北京科技大学计算机与通信工程学院大学相关课程报告汇总[Summary of University-related Course Report of Beijing University of Science and Technology]
1 0 00
Nxiso/USTB_digital_logic_homework
北京科技大学，数字逻辑作业，计通学院/自动化学院可用
Language:Verilog1 0 00
Nxiso/USTB_verilog_elevator
北京科技大学数字逻辑电梯
Language:Verilog10
Nxiso/ComputerDesignExperiment
计算机组成原理的实验，包括单周期CPU和五级流水线CPU的verilog实现
Language:Verilog0 0 00
Nxiso/PipelineCPU
数字逻辑与处理器实验大作业——流水线 CPU
Language:Verilog0 0 00
Nxiso/riscv-cpu-verilog-code
大二上学期 MS108大作业，verilog实现五级流水cpu
Language:Verilog0 0 00
Nxiso/USTB-web-practice-2020
为北京科技大学计算机科学与技术专业的大二夏季学期认识实习所创建
Language:Vue0 0 00