/My_Fiber_EMAC

Virtex-5 FPGA Embedded Tri-Mode Ethernet MAC Wrapper v1.8 Example Design

Primary LanguageVerilog

My_Fiber_EMAC

Virtex-5 FPGA Embedded Tri-Mode Ethernet MAC Wrapper v1.8 Example Design

IP核使用Verilog语言实现，在VC5VLX50TFF665 FPGA上完成测试，实现数据回传。 针对自己使用的FPGA板，修改了UCF文件，修改了约束条件。