/hust-jizu

华中科技大学计算机组成原理课设

Primary LanguageVerilog

组原课设

  • cpu21-riscv:组原个人任务的实现
    • cpu21-riscv.circ:个人任务的电路图,educoder可过
    • cpu_verilog: 上板成功的vivado文件
  • teamwork:团队任务