作为一个 Demo 展示给在学习 FPGA/VHDL 课程的学弟学妹们 虽然本项目能够提供一整套能够完整运行的跑表成果，但是如果不勤加练习搞懂其中原理考试多半会挂，这门课在大多数学院是最后一门课但也不会放水的。 给个 Star 都不可以吗？哎。 本项目包含 分频器 锁存器 使能模块 按键消抖 三八译码器 级联计数器 十进制计数器 六进制计数器 数码管的动态扫描模块 提供如下功能 异步清零 存放一组数据并读取 跑表使能 精确到 0.01 秒 注意事项 本项目基于成电实验室中的 XC3S200A 开发板，管脚分配自行校验。
