Calculatoare Numerice 2
- Mux 8:1 structural
- Registru multifuncțional
- (a / b) * (c / d) - e / f , Pipeline
- Procesor RISC-V cu 5 etape de pipeline:
- Implementarea primelor 2 etape de pipeline: IF + ID.
1. IF(Instruction Fetch): citirea instructiunii curente.
2. ID(Instruction Decode): decodarea instructiunii si citirea registrilor.
- Procesor RISC-V cu 5 etape de pipeline:
- Implementarea urmatoarelor 3 etape de pipeline: EX + MEM + WB.
3. EX(Execute): executarea instructiunii.
4. MEM(Memory): operatii de citire/scriere cu memoria de date.
5. WB(Write Back): scrierea rezultatelor finale inapoi in registri.