ARTIX-7 数码管实现加减法运算 LED7TEST.srcs\constrs_1\new ：约束管脚，其中时钟clk为E3； LED7TEST\LED7TEST.srcs\sources_1\new：全加/减器模块：OperatorAS 数码管以及输入调用全加/减器：LEAD7TEST ©CQU 2017 CS LH 仅供个人日志保存