AXIバス経由で回路を制御するための中間回路を生成するプログラム（Rust -> Verilog/AXI4-Lite）
Primary LanguageVerilog
AXIバス経由で回路を制御するための中間回路を生成します
$ cargo run --example simple