Pinned Repositories
32-Verilog-Mini-Projects
这并不是一个完美的代码，收藏看看
Awesome-GitHub-Repo
收集整理 GitHub 上高质量、有趣的开源项目。
basic_verilog
Must-have verilog systemverilog modules
catapult-v3-smartnic-re
Documenting the Catapult v3 SmartNIC FPGA boards (Dragontails Peak & Longs Peak)
clc88
CLC-88 Micro Computer emulator
CVA6-source-code-analysis
CVA6是一款使用System Verilog编写的基于RISC-V指令集架构的六级流水按序单发射处理器，计划通过分析其代码，以达到学习SV语言的目的。
FPGA-USB-Device
An FPGA-based USB full-speed device core to implement USB-serial, USB-camera, USB-audio, USB-hid, etc. It requires only 3 FPGA common IOs rather than additional chips. 基于FPGA的USB full-speed device端控制器，可实现USB串口、USB摄像头、USB音频、U盘、USB键盘等设备，只需要3个FPGA普通IO，而不需要额外的接口芯片。
GitHub-Chinese-Top-Charts
:cn: GitHub中文排行榜，各语言分设「软件 | 资料」榜单，精准定位中文好项目。各取所需，高效学习。
logisim-evolution
数据仿真器
OV7670-Verilog
Verilog modules required to get the OV7670 camera working
clscls1122's Repositories
clscls1122/32-Verilog-Mini-Projects
这并不是一个完美的代码，收藏看看
clscls1122/Awesome-GitHub-Repo
收集整理 GitHub 上高质量、有趣的开源项目。
clscls1122/basic_verilog
Must-have verilog systemverilog modules
clscls1122/catapult-v3-smartnic-re
Documenting the Catapult v3 SmartNIC FPGA boards (Dragontails Peak & Longs Peak)
clscls1122/clc88
CLC-88 Micro Computer emulator
clscls1122/CVA6-source-code-analysis
CVA6是一款使用System Verilog编写的基于RISC-V指令集架构的六级流水按序单发射处理器，计划通过分析其代码，以达到学习SV语言的目的。
clscls1122/FPGA-USB-Device
An FPGA-based USB full-speed device core to implement USB-serial, USB-camera, USB-audio, USB-hid, etc. It requires only 3 FPGA common IOs rather than additional chips. 基于FPGA的USB full-speed device端控制器，可实现USB串口、USB摄像头、USB音频、U盘、USB键盘等设备，只需要3个FPGA普通IO，而不需要额外的接口芯片。
clscls1122/GitHub-Chinese-Top-Charts
:cn: GitHub中文排行榜，各语言分设「软件 | 资料」榜单，精准定位中文好项目。各取所需，高效学习。
clscls1122/logisim-evolution
数据仿真器
clscls1122/OV7670-Verilog
Verilog modules required to get the OV7670 camera working
clscls1122/verilog-ethernet
Verilog Ethernet components for FPGA implementation
clscls1122/Xilinx-FPGA-PCIe-XDMA-Tutorial
Xilinx FPGA PCIe 保姆级教程 ——基于 PCIe XDMA IP核