/cpu_for_nscscc2020

2020龙芯杯个人赛 简易双发射60M(含ibuffer)

Primary LanguageVerilog

伪·顺序双发射七级流水cpu

在普通七级流水的基础上加了一小块缓存来保存已经运行过的指令

当探测器检测到当前正要跑的指令和下一条指令都在缓存中时

则将下一条指令送入辅助流水线实现双发射

(具体实现的时候还需要符合一些指令搭配,避开一下相关问题)

注:因为这个双发只在循环时有效果,所以只能算是伪顺序双发

日后会试着更新完善这个设计

如有问题请发邮件至 fluctlight@qq.com 或直接在大群里联系本人