Projeto consiste em implementar funcionalidades de um relógio na FPGA.
Primary LanguageVHDL
No issues in this repository yet.