Este é um projeto para a disciplina de Sistemas Digitais Avançados da Universidade Federal de Pelotas(UFPel) de somadores rápidos utilizando a linguagem VHDL com a ferramenta de simulação Quartus II 13.0sp1.
--
This is a project for the discipline of Advanced Digital Systems, Federal University of Pelotas (UFPel) fast adders using the VHDL language with the simulation tool Quartus II 13.0sp1.