VHDL-Sequential-Multiplier / Multiplicador Sequencial em VHDL

Este é um projeto para a disciplina de Sistemas Digitais Avançados da Universidade Federal de Pelotas(UFPel) de Multiplicador Sequencial de 32bits utilizando a linguagem VHDL com a ferramenta de simulação Quartus II 13.0sp1.

Para o testbench foi utilizado a ferramenta ModelSim 10.1d (script e testbench inclusos no projeto).

This is a project for the discipline of Advanced Digital Systems, Federal University of Pelotas (UFPel) 32bit Sequential Multiplier using the VHDL language with the simulation tool Quartus II 13.0sp1.

For the testbench was used ModelSim 10.1d tool (testbench and script included in the project).

hubertokf/VHDL-Sequential-Multiplier

VHDL-Sequential-Multiplier / Multiplicador Sequencial em VHDL