linksverilog

Pinned Repositories

e203_hbirdv2
The Ultra-Low Power RISC-V Core
Language:Verilog00
FOC
A BLDC motor driver using FOC algorithm.
Language:C00
FPGA-CNN-accelerator-based-on-systolic-array
2023集创赛国二，紫光同创杯。基于脉动阵列写的一个简单的卷积层加速器，支持yolov3-tiny的第一层卷积层计算，可根据FPGA端DSP资源灵活调整脉动阵列的结构以实现不同的计算效率。
Language:Verilog00

linksverilog's Repositories

linksverilog/FPGA-CNN-accelerator-based-on-systolic-array
2023集创赛国二，紫光同创杯。基于脉动阵列写的一个简单的卷积层加速器，支持yolov3-tiny的第一层卷积层计算，可根据FPGA端DSP资源灵活调整脉动阵列的结构以实现不同的计算效率。
linksverilog/e203_hbirdv2
The Ultra-Low Power RISC-V Core
linksverilog/FOC
A BLDC motor driver using FOC algorithm.