/CPU

流水线cpu

Primary LanguageVHDL

CPU

流水线cpu 作者: 钟鸣远 柴华君 李欣龙 主频 16.7M 实现了flash和vga 采用静态预测 如需扩展频率,需将memory中的指令与数据分开到两个ram中分别存储,这样时钟主频为25M,再调节数据的读写与时钟上升沿和下降沿的关系可将时钟继续提高。