/2020-EI332

[2020 Spring, SJTU] Computer Organization & Lab

Primary LanguageVerilogMIT LicenseMIT

2020 EI332

Computer Organization & Lab

by Prof. XZ Fang (Theory), Prof. YQ Chen (Lab)

2020 Spring, SJTU


关于理论考试

/Finals Review/review.md 为理论考期末复习时对课程课件上一些知识点做的 checklist，不甚完全，也可能会有疏漏、错误


实验列表（按时间先后顺序）

  • Pre-Lab 1: 环境搭建，2-4 译码器
  • Pre-Lab 2: 模 18 加法器
  • Lab 1: 单周期 CPU
  • Lab 2: 单周期 CPU I/O 扩展，（选做）汉明距离指令扩展
  • Lab 3: 五级流水线 CPU，I/O 扩展
  • Sample Test：期末实验考试测试
  • Lab Finals：期末实验考试

关于实验

  1. 各实验代码仅供参考，不保证完全正确、符合实验要求

  2. 各实验中，需要注意 beq, bne 的 aluc 控制信号在代码中已做了修改，但在对应的 report 等中未做相应修改

  3. 2017 级及之前似为王老师负责实验教学指导，2018 级改为陈老师负责实验教学指导，并对实验的具体内容细节做了不少修改

  4. 2018 级由于疫情原因，采用线上教学，实验实际教学时间极偏少，个人在学习过程中遇到了很大的困难 （希望学弟学妹引以为戒，早 日 上 岸）

  5. 实验考试主要内容

    • 2017 级等：对单周期 或 流水线 CPU，扩展汉明距离指令
    • 2018 级： 对单周期 和 流水线 CPU，扩展 I/O 输出端口；在此基础上对流水线 CPU 扩展汉明重量指令

  6. 代码仓库参考（排名不分先后）

  7. 个人不是很喜欢 Quartus 的项目管理、界面 UI 和代码高亮，个人比较推荐使用 Sublime 配合侧边栏、Verilog 相关等插件的编程体验

吐槽：没变量、函数提示太难受，编译仿真实在慢慢慢慢


其他说明

  1. 实验代码中，部分文件完全为实验指导老师提供
  2. 考虑到知识产权等因素，部分实验内容和参考资料没有提供原文件，而是采用大致内容说明介绍的形式
  3. 特别感谢 @jjjaaafff 等在实验过程中的帮助

快逃！ face pale (sigh