/mips-processor-design

MIPS 프로세서 디자인

Primary LanguageVHDL

MIPS 프로세서 디자인

language-verilog-hdl
participants-solo
institution-korea-university course-computer-architecture grade-b+

Verilog HDL로 교육용 MIPS 보드에서 작동하는 간단한 프로세서를 디자인했습니다.

스크린샷

개발 기간

2019년 하반기

라이선스 및 공동체 수정

이곳은 개인 프로젝트 백업을 목적으로 하는 저장소입니다.

  • 모든 제3자 사용을 허가하지 않습니다.
  • 모든 제3자 수정을 승인하지 않습니다.
    • 깃허브 Pull Request를 받지 않습니다.