/peridot

'PERIDOT' - Simple & Compact FPGA board

Primary LanguageVerilog

'PERIDOT' - Simple & Compact FPGA board

Overview

Welcome to PERIDOT

PERIDOT(ペリドット)プロジェクトとは、シンプル＆コンパクトをコンセプトに開発中の新しいFPGAボードと、その統合開発環境です。
開発環境はWebベースのクラウドコンパイラとChromeアプリケーションで構築されており、OSを問わない新しい開発スタイルを提供します（現在開発作業中）。
また、PERIDOTボードには標準で通信ブロックも組み込まれています。オープン・ソースで公開されているライブラリを利用して、ChromeアプリケーションやAndroidアプリケーションから簡単にアクセスすることができます。

Features

Use to PERIDOT

  • Android/Chromeからのコンフィグレーション
  • USBインターフェース経由でのFPGA内部へのアクセス
  • ALTERA CycloneIV E (EP4CE6E22C8N)搭載
  • 64Mbit SDRAM搭載
  • 28本のユーザーI/O
  • スタンドアロン動作をサポート
  • USB給電のみで動作OK (過電流保護回路搭載)
  • Arduinoシールドの流用可能(動作条件あり)
  • オープンソース (クリエイティブコモンズ・CC BY 2.1)

Pinout diagram

PERIDOT Pinout diagram Large size

Interface

PERIDOT Board Connector

  • Manual RESET Key
    システム全体のマニュアルリセットを行います。

  • JTAG Connector
    FPGAのJTAGピンが配置されています。
    ※v1.1ではJTAG経由のjicファイル書き込みには対応していません。EPCS FlashROMへの書き込みはChromeアプリケーションで行います。

  • Config MODE Selector
    ボードのコンフィグモードを切り替えます。スタンドアロンで動作させる場合はAS側に、ホストからCanariumライブラリでコンフィグを行う場合はPS側にセットします。

  • Power supply and RESET
    シールドへの電源供給とリセット信号が出力されます。電源は3.3V/100mA、USB 5V/100mAが使用できます。最大電流はUSBホストで制限されます。

  • Digital I/O
    FPGAのI/Oピンが配置されています。3.3Vを超える電圧を加えないで下さい。

Board block diagram and schematic

PERIDOT Block diagram

(*1) ASDIはスタンドアロンモードでのみ有効になります。
(*2) スタンドアロンモードではリコンフィグキーになります。

Board schematic

Library

Chromeパッケージアプリ用のJavascriptライブラリ
Canarium.js

License

PERIDOT Hardware is released under the Creative Commons,CC BY 2.1 JP
CC BY