/CPU-Design-Based-on-RISC-V

Development using Verilog programing language and Vivado IDE .

Primary LanguageVerilog

注：

  • 主文件为仿真文件 test_cpu_top.v ，运行该文件即可对整个 CPU 进行仿真；
  • 可以直接将该项目导入 Vivado（不需要手动拷贝），具体方法自行上网了解；
  • inst_rom.v 和 data_mem.v 中配置的 inst_rom.data 和 data_rom.data 的文件目录需要按照本机进行更改；