/IC_AdvanceLearning

Some notes and small RTL projects for leaning advanced digital design and hunting jobs!

Primary LanguageVerilog

FPGA/IC进阶学习

版本 日期 说明
v1.0 2023.02.25 Note1+AXI

0. 写在前面

本仓库是个人为备战2023年秋招所创建的学习记录仓库，不断更新中，内容包括

  • 手撕代码
    • 各种常用通信协议的实现
    • 计算（乘除法）实现
  • 学习笔记
    • 硬件加速课程
    • Vivado非工程模式教程
    • 图像信号处理

1. 前缀名称说明

  • 接口协议：IF-
  • 信号处理、算法设计：DSP-
  • 信号发生器：GEN-
  • 参考设计：Ref-
  • 学习笔记记录：Note-

2. 已完成学习的内容

  • IF_SPI：SPI主机RTL设计（时序仿真存误）
  • IF_AXI4：AXI4-Full从机设计和基础知识学习
  • DSP_Mul：乘法计算（缺少流水线乘法器，Booth乘法器）
  • GEN_DIVIDER：分频器汇总（偶数、奇数、小数分频）