/axi_vip

Xillinx AXI Verification IP :axi_vip1.1@Vivado 2017.4

Primary LanguageVerilog

axi_vip

Xillinx AXI Verification IP :axi_vip1.1@Vivado 2017.4

  • Xillinx自带的VIP功能很强大,用起来也比较方便。
  • 该工程是在7v585的器件上实现AXI Verification IP的仿真。 将VIP设置为AXI3 master接口以访问外挂的BRAM。