/mathematical-logic

记录学习数字逻辑的一些实验

Primary LanguageVHDL

-

记录学习数字逻辑的一些实验

#文件夹说明

  • CPU --数字逻辑模型机设计 参照学霸李畅同学的设计
  • CPU_wuduozhi --自己设计的,已经基本能用了 不过缺少条状指令,不想搞了
  • daocheleida --倒车雷达 实验期末的大综合
  • zip --一些杂七杂八的文件
  • 课程实验 --数字逻辑的课程实验