/AXI4_Interconnect

AXI总线连接器

Primary LanguageSystemVerilog

AXI4_Interconnect

项目介绍

        AXI4总线连接器，将最多4个AXI4总线主设备连接到最多8个AXI4总线从设备。

文件结构

工程结构
  • AXI4_Interconnect.sv
    • AXI_Arbiter_W.sv
    • AXI_Arbiter_R.sv
    • AXI_Master_Mux_W.sv
    • AXI_Master_Mux_R.sv
    • AXI_Slave_Mux_W.sv
    • AXI_Slave_Mux_R.sv
仿真结构
  • AXI4_Interconnect_TB.sv
    • AXI_Master.sv
    • AXI4_Interconnect.sv
      • AXI_Arbiter_W.sv
      • AXI_Arbiter_R.sv
      • AXI_Master_Mux_W.sv
      • AXI_Master_Mux_R.sv
      • AXI_Slave_Mux_W.sv
      • AXI_Slave_Mux_R.sv
    • AXI_Slave.sv

日志

  • 首次更新 2020.3.15

    • 4个AXI4总线主设备接口；
    • 8个AXI4总线从设备接口；
    • 从设备地址隐藏与读写地址的高三位；
    • 主设备仲裁优先级随上一次总线所有者向后顺延；
    • Cyclone IV EP4CE30F29C8上综合后最高时钟频率可达80MHz+。

  • 结构更新 2020.3.17

    • 优化电路结构，状态机判断主设备握手请求信号后直接输出到对应从设备，省去一层MUX；
    • 数据、地址、ID、USER位宽可设置;
    • 时序不变，综合后最高时钟频率提高至100MHz+。

  • 精简状态机 2020.3.18

    • 进一步优化电路结构，精简状态机的状态；
    • 时序不变，综合后最高时钟频率提高至400MHz。

  • 0号主设备读写0号从设备仿真：

    • m0_wr
    • s0_wr

  • 0号主设备和1号主设备同时请求总线：

    • handshake