Pinned Repositories
BLE_sample_data_transmit_core5.3
以2021年7月更新的蓝牙5.3规范为标准，使用Verilog HDL硬件描述语言设计了具有链路层发送数据处理功能的模块。设计方法是：首先根据比特流处理的步骤设计相应的CRC、白化和编码映射等功能模块，然后根据蓝牙发送报文的不同结构设计状态机控制整体发送数据处理的过程。此模块可用Modelsim功能仿真对其进行验证（在代码的testbench里使用了core5.3提供的sample data）。
Arieswithme
Config files for my GitHub profile.
DAG_Processor
A DAG processor and compiler for a tree-based spatial datapath.
Arieswithme's Repositories
Arieswithme/BLE_sample_data_transmit_core5.3
以2021年7月更新的蓝牙5.3规范为标准，使用Verilog HDL硬件描述语言设计了具有链路层发送数据处理功能的模块。设计方法是：首先根据比特流处理的步骤设计相应的CRC、白化和编码映射等功能模块，然后根据蓝牙发送报文的不同结构设计状态机控制整体发送数据处理的过程。此模块可用Modelsim功能仿真对其进行验证（在代码的testbench里使用了core5.3提供的sample data）。
Arieswithme/Arieswithme
Config files for my GitHub profile.