以2021年7月更新的蓝牙5.3规范为标准，使用Verilog HDL硬件描述语言设计了具有链路层发送数据处理功能的模块，可以直接运行。 设计方法是：首先根据比特流处理的步骤设计相应的CRC、白化和编码映射等功能模块，然后根据蓝牙发送报文的不同结构设计状态机控制整体发送数据处理的过程。 此模块可用Modelsim功能仿真对其进行验证（在代码的testbench里使用了core5.3提供的sample data），可以改变注释位置改变仿真的发送数据。
注意：里面有一些代码是测试用的，可能有点混杂，直接从工程点开即可，工程下的文件是正式文件，可以运行。