/Progetto_Reti_Logiche_Polimi_2021

Logic Circuits Project in Vivado, 2021, Politecnico di Milano

Primary LanguageVHDL

Progetto di Reti Logiche 2021, Politecnico di Milano

2021 Politecnico di Milano

Group Members:

  • Simone Giampà
  • Francesco Leone