/CPU-MIPS

Projeto de um processador MIPS ciclo único com instruções em Assembly em FPGA.

Primary LanguageVerilogMIT LicenseMIT

Projeto final da disciplina de Arquitetura de Sistemas Digitais

Índice

Descrição

Projeto de um processador MIPS de ciclo único com instruções em Assembly utilizando FPGA Altera DE2.

Design CPU

Design da versão final da CPU.

Recursos:

FPGA Altera DE2

Intel Quartus Prime II 13.0

Autor

Contribuição no projeto CPU MIPS.

Licença

Este projeto está licenciado sob a MIT License - veja a LICENSE.md para mais detalhes.