serge0699

riscv-dv

Random instruction generator for RISC-V processor verification

riscv-tests-intro

Открытый ознакомительный курс "Введение в функциональную верификацию RISC-V ядер"

APS

Методические материалы по разработке процессора архитектуры RISC-V

micro23

Файлы выступления на форуме Микроэлектроника 2023. Особенности современных подходов к верификации RISC-V ядер.

riscv-dv

Random instruction generator for RISC-V processor verification

SV4DV

SystemVerilog for Design Verification

symbiyosys

synth_school_verif_tasks

Репозиторий заданий и примеров направления функциональной верификации Школы синтеза цифровых схем

verif_elective_miet

Репозиторий факультатива по функциональной верификации НИУ МИЭТ

vfa

Репозиторий канала Verification For All

serge0699/synth_school_verif_tasks

Репозиторий заданий и примеров направления функциональной верификации Школы синтеза цифровых схем

serge0699/verif_elective_miet

Репозиторий факультатива по функциональной верификации НИУ МИЭТ

serge0699/vfa

Репозиторий канала Verification For All

serge0699/SV4DV

SystemVerilog for Design Verification

serge0699/APS

Методические материалы по разработке процессора архитектуры RISC-V

serge0699/micro23

Файлы выступления на форуме Микроэлектроника 2023. Особенности современных подходов к верификации RISC-V ядер.

serge0699/riscv-dv

Random instruction generator for RISC-V processor verification

serge0699/symbiyosys