Benvenuto nella repository del progetto del corso di Architettura degli Elaboratori, svolto durante il corso di Informatica presso l'Università di Verona (UniVR). Questo progetto è incentrato sulla realizzazione di un sistema FSMD per il gioco della Morra Cinese. All'interno di questa repository, troverai i codici sorgenti scritti in linguaggio hardware Verilog e SiS (blif), insieme a tutti i moduli .blif relativi alla progettazione a gate level in SiS.
-
design.sv: Questo file contiene la descrizione in linguaggio hardware Verilog del sistema FSMD per il gioco della Morra Cinese. -
testbench.sv: Il testbench per la verifica del sistema FSMD. -
Moduli
.blif: I moduli .blif relativi alla progettazione a gate level in SiS si trovano nella cartellaSRC/sis/non_ottimizzato. -
Relazione: Troverai la relazione in formato PDF all'interno della cartella
SRC.
-
Assicurati di avere un ambiente di sviluppo Verilog/SiS configurato.
-
Esegui il file
design.svper sintetizzare il sistema FSMD. -
Utilizza il file
testbench.svper eseguire test approfonditi e verificare il corretto funzionamento del sistema.
Per domande, suggerimenti o collaborazioni, sentiti libero di contattarci attraverso la sezione "Issues" della repository.
Il codice sorgente e la documentazione all'interno di questa repository sono soggetti a copyright © [2024] [Tommi Bimbato, Antonio Iovine].
È concesso il permesso di utilizzare, modificare e distribuire questo software a condizione che venga mantenuto il riferimento al proprietario originale della repository e che venga citata adeguatamente la fonte nei lavori derivati o nelle pubblicazioni accademiche.