IP-ядро, реализующее Fifo на основе DDR памяти и MIG c AXI4 Memory Map Interface
Primary LanguageSystemVerilog