/Unike267-Ejercicios-Cosimulacion

Repositorio donde se mostrará los ejerciocios realizados para la asignatura "cosimulación para la verificación de sistemas sobre FPGAs".

Primary LanguageVHDL

[Unike267] EJERCICIOS COSIMULACIÓN

  • Universidad: UPV-EHU.
  • Máster: Sistemas electrónicos avanzados, [SIEAV].
  • Asignatura: Cosimulación para la verificación de sistemas sobre FPGAs.
  • Alumno: Unai S.

Resumen:

Se propone un ejercicio, un proyecto de asignatura y unos ejercicios extras.

El objetivo del ejercicio y del proyecto consiste en testear un componente de la arquitectura digital que implementa un MPPT realizada para el TFG, en concreto el [decodificador de estados].

Cuya tabla de verdad es la siguiente: Tabla de verdad

Para ello se procede de la siguiente manera:

  • Ejercicio:

    • Se rescribe el componente de verilog a VHDL.
    • Se realiza un test bench para comprobar sus resultados acorde a la tabla de verdad mostrada.
    • Se realiza otro test bench para implementarlo de forma autmatizada mediante [VUnit].
    • NOTA: para analizar y eleborar los resultados se utiliza [GHDL].

  • Proyecto:

    • Se realiza otro test bench junto a un programa en C para [co-simular] el test utilizando GHDL, unidos mediante el "puente" [VHPIDIRECT].
    • NOTA: Para que GHDL soporte la compilación cruzada se ha de tener instalados los paquetes "clang" y "llvm-dev" y a la hora de instalar el GHDL al configure se le ha de añadir como argumento "--with-llvm-config".

  • Extra: Se realizan tres ejercicios extra.

    • En el primero se sintetizará el decodificador de estados en la FPGA y se comprobará su funcionamiento.
    • En el segundo se diseñará, simulará y sintetizará una arquitectura con objeto de ensayar el protocolo AXI Stream.
    • En el tercero se diseñará, simulará y sintetizará el escritor de texto plano MiWi.