/Grande-Risco-5

Processador RISC-V multi ciclo com implementação RV32I construído em alguns dias de folga.

Primary LanguageVerilogCERN Open Hardware Licence Version 2 - PermissiveCERN-OHL-P-2.0

No issues in this repository yet.